例えば、論理回路で表現された4ビットの2進数a_[[3]]a_[[2]]a_[[1]]a_[[0]]と1ビットの2進数b_[0]]があったとします。
a_[[3]]a_[[2]]a_[[1]]a_[[0]]とb_[0]]の掛け算は、ANDゲートを用いた以下の論理回路で実現できます。
b_[0]]=0のとき、この論理回路の出力は、0000になります。
b_[0]]=1のとき、この論理回路の出力は、a_[[3]]a_[[2]]a_[[1]]a_[[0]]になります。
つまり、b_[0]]=0のとき、b_[0]]は、4ビットの0000に拡張され、a_[[3]]a_[[2]]a_[[1]]a_[[0]]と0000のビットANDが出力されます。
同様に、b_[0]]=1のとき、b_[0]]は、4ビットの1111に拡張され、a_[[3]]a_[[2]]a_[[1]]a_[[0]]と1111のビットANDが出力されます。